Drøftelserne er centreret om at færdiggøre F&U-prioriteter og fastlægge en tidslinje for anlægsinvesteringer, hvor relaterede planer stadig finpudses internt.Samsung havde tidligere bremset fremskridtene inden for nogle nye forretningsområder, da det prioriterede at genoprette konkurrenceevnen i DRAM og HBM.Siden anden halvdel af 2024 er dets hukommelsesforretning dog fortsat med at forbedre sig, understøttet af stærkere DRAM-udbyttesatser, stigende HBM-kapacitetsudnyttelse og et opsving i markedsefterspørgslen.Med sine kernehukommelsesoperationer tilbage på et mere stabilt grundlag, frigør Samsung nu interne ressourcer til udvikling af ny teknologi.
I næste generation af NAND-flash fokuserer Samsung på V10 NAND-udvikling med et mål om at overstige 400 lag.Dette ville markere et markant spring fra dets nuværende masseproducerede 286-lags V9 NAND og ville øge lagerkapaciteten pr. wafer for at imødekomme den stigende efterspørgsel efter high-density storage i AI-æraen.Siden Samsung startede masseproduktion af TLC-versionen af V9 NAND i april 2024, har dens NAND-produktionsteknologi haft begrænset fremskridt i mere end to år.Genstarten af V10 NAND-udvikling forventes at hjælpe med at genoprette virksomhedens flash-teknologiske køreplan.
Inden for sammensatte halvledere planlægger Samsung at fremskynde udrulningen af galliumnitrid (GaN) og siliciumcarbid (SiC) produktionslinjer.Dens 8-tommer GaN-linje er planlagt til at begynde i drift i andet kvartal af 2026, mens dens SiC-linje er målrettet til masseproduktion i 2028. Samsung er allerede begyndt at udbygge sin forsyningskæde og forberede udstyrskøb med planer om at investere KRW 100 milliarder til KRW 200 milliarder i kerneværktøjer såsom MOCVD-udstyr.Initiativet er rettet mod at fange muligheder inden for krafthalvledere til elektriske køretøjer, energilagring og andre vækstmarkeder.
Avanceret emballage og substratoperationer er også inkluderet i den fornyede investeringsplan.Samsung bevæger sig fremad med udvikling af emballageteknologi og tilhørende planlægning af substratkapacitet for at understøtte integrationen af HBM og logiske chips, hvilket styrker sin position inden for AI-chipemballage.