Ifølge Kommercielle Tider, begyndte TSMC at levere udstyr til sine R&D-teams i februar til deres CoPoS (Chip-on-Panel-on-Substrate) pilotproduktionslinje.Den fulde linje forventes at være færdig i juni.
Rapporten bemærker, at fremkomsten af CoPoS fremhæver industriens skift mod emballage på panelniveau som en potentiel løsning på avancerede emballageflaskehalse.Efterhånden som størrelsen af AI-chip sigtekorn fortsætter med at vokse - såsom NVIDIAs Rubin GPU, der angiveligt er 5,5 gange større end tidligere designs - kan en standard 12-tommer wafer nu kun rumme syv enheder, eller i nogle tilfælde så få som fire.Panel-baserede firkantede formater forventes at forbedre udnyttelsen og gennemløbet væsentligt med det langsigtede mål at erstatte silicium interposers med glassubstrater.
Med TSMC's CoPoS-pilotlinje, der forventes at være færdig i midten af året, forventer industrien generelt, at volumenproduktionen vil stige mellem 2028 og 2029. Forsyningskædekilder, der er citeret i rapporten, advarer dog om, at efterhånden som substratstørrelserne øges, bliver problemer med skævheder også mere alvorlige, hvilket udgør en stor udfordring for storproduktion.
TSMC kan også etablere sin første CoPoS-pilotlinje i Chiayi og planlægger at bruge stedet til fremtidig masseproduktion.Virksomheden forventes yderligere at integrere CoPoS med sine SoIC (System on Integrated Chips) og WMCM (Wafer-Level Multi-Chip Module) teknologier.
Derudover planlægger TSMC at konvertere sine eksisterende 8-tommer wafer fabs i Taiwan til avancerede pakkefaciliteter, mens dets nuværende back-end fabs vil understøtte produktion til førende 2nm processer.