Den 30. juli sagde kilder bekendt med sagen, at TSMC, verdens førende halvlederproducent, udvikler en ny avanceret chipemballageteknologi modelleret efter Intels kommercielt anvendte Embedded Multi-Die Interconnect Bridge, eller EMIB, løsning. TSMC-ingeniører omtaler internt projektet som en “EMIB-lignende” teknologi.
Chipemballage er den sidste fase af halvlederproduktionsprocessen. Dens primære funktion er at samle fysisk og elektrisk interconnecte flere uafhængige silicium-die med forskellige funktioner, hvilket gør det muligt for de enkelte chip-enheder at fungere sammen som en enkelt enhed, samtidig med at den færdige pakke tilsluttes andet hardware i det afsluttende system.
Før efterspørgslen efter højtydende AI-chips steg, blev emballage ofte betragtet som en standardiseret bageste produktionsproces. Den stigende efterspørgsel efter produkter, der tæt integrerer flere die og høj-båndbredde hukommelse, har siden gjort avanceret emballage til en stor kapacitetsflaskehals, der påvirker produktionsvolumen og leveringsplaner for high-end AI-chips.
Det nye projekt repræsenterer en yderligere udvidelse af TSMCs emballagestrategi, da dens eksisterende CoWoS kapacitet forbliver stram, og Intel fortsætter med at konkurrere om AI-chip emballageordrer med sin EMIB teknologi.
Intels EMIB-løsning er allerede blevet valideret og vedtaget af flere teknologivirksomheder i udlandet. Google planlægger angiveligt at bruge teknologien til at fremstille sine næste generations TPU produkter, mens førende AI-chip virksomheder også evaluerer alternative emballageleverandørmuligheder. Industriens konkurrence er derfor udvidet ud over waferfabrikationsprocesser til avanceret bageste emballage.
Sammen med TSMCs tidligere investeringer i flere teknologiveje, herunder glas-substrat CoWoS og CoPoS panel-niveau emballage, ville det EMIB-lignende projekt yderligere udvide virksomhedens avancerede emballageportefølje og skabe et bredere udvalg af løsninger til produkter med forskellige omkostningsmål og integrationsdensitetskrav.